

日本国特許庁 JAPAN PATENT OFFICE

BINCH, Stewart utal. (703) 205-8000 0951-0130 P 1/5/04 庁 NEW CE S. KUBOTA 18/

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2003年 3月25日

出 願 番 号

特願2003-082914

Application Number: [ST. 10/C]:

[JP2003-082914]

出 願 人

Applicant(s):

シャープ株式会社

2003年10月

特許庁長官 Commissioner, Japan Patent Office 今井康







【書類名】 特許願

【整理番号】 02J04743

【提出日】 平成15年 3月25日

【あて先】 特許庁長官殿

【国際特許分類】 H03G 3/20

H04B 1/16

【発明者】

【住所又は居所】 大阪府大阪市阿倍野区長池町22番22号 シャープ株

式会社内

【特許出願人】

【識別番号】 000005049

【氏名又は名称】 シャープ株式会社

【代理人】

【識別番号】 100075502

【弁理士】

【氏名又は名称】 倉内 義朗

【電話番号】 06-6364-8128

【手数料の表示】

【予納台帳番号】 009092

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要



【書類名】 明細書

【発明の名称】 受信装置

【特許請求の範囲】

【請求項1】 可変利得アンプと、前記可変利得アンプの出力レベルを検出するレベル検出回路と、前記レベル検出回路の出力を基準レベルと比較する比較回路と、復調器と、二値化回路とを有し、前記比較回路の比較結果に基づいて前記可変利得アンプのゲインを切り替えるように構成された受信装置において、

前記可変利得アンプのゲイン切り替えを検出するゲイン切り替え検出回路と、 前記二値化回路で用いるスライスレベルを固定するスライスレベル固定回路と、 カウンタ回路とを備え、前記ゲイン切り替え検出回路にてゲインの切り替えが検 出されたときに、前記カウンタ回路及びスライスレベル固定回路によって前記ス ライスレベルを所定時間だけ固定するように構成されていることを特徴とする受 信装置。

【請求項2】 前記可変利得アンプが帯域通過フィルタを兼ねていることを特徴とする請求項1記載の受信装置。

【請求項3】 前記比較回路がゲイン切り替え検出回路を兼ねていることを特徴とする請求項1記載の受信装置

【請求項4】 前記カウンタ回路はカウント時間が可変であることを特徴とする請求項1記載の受信装置。

【請求項5】 前記二値化回路は、前記復調器からの復調信号を復調信号固定 回路を介して入力し、その入力復調信号の最大値及び最小値をそれぞれ検出する 最大値検出回路及び最小値検出回路と、それら最大値と最小値とを加算する加算 回路と、前記加算回路の出力を 1 / 2 にするアンプと、前記アンプの出力と前記 復調器からの復調信号との大小を比較して二値化を行う比較回路によって構成されているとともに、前記復調信号固定回路が前記スライスレベル固定回路として 機能することを特徴する請求項1記載の受信装置。

【請求項6】 前記二値化回路は、最大制限値よりも大きな信号が入力されたとき、または、最小制限値よりも小さな信号が入力されたときに、それぞれ制限値を超えた値の信号を出力するオフセットキャンセラ回路と、その出力を積分す



る積分回路と、前記オフセットキャンセラ回路と積分回路との間に設けられたオフセットキャンセラ出力固定回路と、前記積分回路出力を入力信号にフィードバックして加える加算回路と、前記加算回路の出力信号の正負により二値化を行う正負判定回路とによって構成されているとともに、前記オフセットキャンセラ出力固定回路が前記スライスレベル固定回路として機能することを特徴とする請求項1記載の受信装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、Bluetooth等の送受信を行う無線通信機器に使用される受信装置に関する。

[0002]

【従来の技術】

FSK (Frequency Sift Keying)等の変調方式の無線信号を受信する受信装置としては、従来、例えば図6に示す回路構成の装置が提案されている(例えば、特許文献1参照。)。

[0003]

図6に示す受信装置において、アンテナ301より入力された受信RF信号はLNA302により増幅された後、ミキサ303において、VCO(電圧制御発振器)304より出力されるローカル信号とミキシングされてIF信号(中間周波信号)に変換される。その変換後のIF信号は可変利得アンプ305に入力される。このとき、可変利得アンプ305は最大ゲインに設定されている。

[0004]

可変利得アンプ305の出力信号は2分岐され、その一方の出力信号はレベル 検出回路306に入力される。レベル検出回路306は可変利得アンプ305の 出力信号レベルに応じたDC電圧を出力する。レベル検出回路306の出力信号 は比較回路307に入力される。

[0005]

比較回路307は、レベル検出回路306の出力DC電圧とある基準DC電圧



を比較し、レベル検出回路306の出力DC電圧が基準電圧と比べて高いときには、その出力DC電圧が低いときの出力に対して反転した出力信号を出力し、可変利得アンプ305のゲインを低下させる。これにより、強入力の信号をアンテナ301より受信した場合でも可変利得アンプ305の出力レベルが飽和しない状態でIF信号を取り出すことができる。

[0006]

可変利得アンプ305のもう一方の出力信号は、リミッタアンプ308にて出力振幅が一定にされた状態で出力される。リミッタアンプ308の出力は2分岐され、その一方は復調用ミキサ310に入力される。リミッタアンプ308の出力の他方は移相回路309に入力され90°移相がシフトされる。

[0007]

この移相回路309の出力とリミッタアンプ308の出力とを復調用ミキサ310にて乗算することによりアナログ復調信号が出力される。アナログ復調信号には、乗算により発生する高周波信号やキャリア成分が含まれるが、これら高周波信号やキャリア成分は低域通過フィルタ(以下、LPFという)311にて除去される。LPF311のアナログ復調出力は二値化回路312に入力される。

[0008]

二値化回路312はスライスレベル検出回路313と比較回路314で構成されている。スライスレベル検出回路313は入力信号に応じて最適なスライスレベルを生成する。比較回路314はスライスレベル検出回路313の出力とLPF311の出力を比較し、二値化して出力する。

[0009]


次に、受信装置に用いられる二値化回路の具体的な例を図7及び図8に示す。

[0010]

図7は、復調信号の最大ホールド値と最小ホールド値とを利用した二値化回路の一例である。

[0011]

図7に示す二値化回路401では、復調信号がスライスレベル検出回路402 の最大値検出回路403及び最小値検出回路404にそれぞれ入力され、その最



[0012]

以上の動作により、スライスレベル検出回路402が [(最大ピーク値+最小ピーク値)/2]を出力し、その出力が比較回路407に入力される。比較回路407はスライスレベル検出回路402の出力と復調信号との大小を比較することで二値化を行う。

[0013]

図8に示す二値化回路501においては、復調信号が加算回路502に入力される。加算回路502の出力は2分岐され、その一方の信号は、オフセットキャンセラ回路503に入力される。オフセットキャンセラ回路503は下記の入出力特性に従って信号を出力する。

[0014]

【数1】

$$output = \begin{cases} -input + A & (input > A) \\ 0 & (-A \le input \le A) \\ -input - A & (input < -A) \end{cases}$$
 (A:制限値(定数))

オフセットキャンセラ回路 5 0 3 の出力は積分回路 5 0 4 に入力される。積分回路 5 0 4 の出力は加算回路 5 0 2 に入力され、元の復調信号に加えられる。

[0015]

以上の動作により、加算回路 5 0 2 の出力は「0」を中心とした信号に変換される。加算回路 5 0 2 のもう一方の信号は正負判定回路 5 0 5 に入力され、入力信号の正負により二値化が行われる。

[0016]

【特許文献1】

特開2002-290178号公報

[0017]

【発明が解決しようとする課題】

図6に示した回路構成の受信装置によれば、広範囲の入力ダイナミックレンジを実現することができる。また、このような受信装置において、図7及び図8に示した構成の二値化回路を使用することにより、DCレベルの急激な変化にも対応して正確に二値化することが可能となる。

[0018]

しかし、図6のような回路構成の受信装置においては、可変利得アンプのゲインを不連続的に切り替えるため、ゲインを切り替えたときに可変利得アンプの出力にノイズが発生する。このノイズは後段のリミッタアンプ以降にも影響を与える。すなわち、可変利得アンプの出力にノイズが発生すると、スライスレベル検出回路が本来のスライスレベルとは異なったスライスレベルを出力してしまい、その結果として、BER(Bit Error Rate)が悪化してしまう。

[0019]

例えば、図7の二値化回路を備えている受信装置の場合、図9の出力波形図に示すように、ゲイン切り替えによりノイズが発生すると、これに影響されて二値化回路401のアンプ406の出力(スライスレベル)が本来のものとは異なってしまい、エラーが発生する。

[0020]

また、図8の二値化回路を備えている受信装置の場合、図10の出力波形図に示すように、ゲイン切り替えによりノイズが発生すると、これに影響されて二値化回路501のオフセットキャンセラ回路503の出力(加算回路502の出力)が本来のものとは異なってしまい、エラーが発生する。

$[0\ 0\ 2\ 1]$

本発明はそのような問題を解消するためになされたもので、可変利得アンプの ゲインが切り替わった際に発生するノイズの影響を除去してBERの悪化を防ぐ ことが可能な受信装置の提供を目的とする。

[0022]

【課題を解決するための手段】

本発明の受信回路は、受信信号のIF信号を増幅する可変利得アンプと、前記可変利得アンプの出力レベルを検出するレベル検出回路と、前記レベル検出回路の出力を基準レベルと比較する比較回路と、復調器と、二値化回路とを有し、前記比較回路の比較結果に基づいて前記可変利得アンプのゲインを切り替えるように構成された受信装置において、前記可変利得アンプのゲイン切り替えを検出するゲイン切り替え検出回路と、前記二値化回路で用いるスライスレベルを固定するスライスレベル固定回路と、カウンタ回路とを備え、前記ゲイン切り替え検出回路にてゲインの切り替えが検出されたときに、前記カウンタ回路及びスライスレベル固定回路によって前記スライスレベルを所定時間だけ固定するように構成されていることによって特徴づけられる。

[0023]

本発明の受信装置によれば、可変利得アンプのゲインが切り替わった際に可変 利得アンプから発生するノイズが二値化回路に悪影響を与える間においてスライ スレベルを固定することが可能となるので、ゲインが切り替わる際のノイズによっ る影響を無効にすることができる。その結果として、BERの悪化を防ぐことが できる。

[0024]

本発明の受信装置において、可変利得アンプが帯域通過フィルタ(以下、BPFという)を兼ねていてもよい。このように、可変利得アンプが中間周波信号成分のみを通過させる機能を備えていると、可変利得アンプの前段に設けるBPF等を省略することができるので、回路規模の小型化を達成することができる。

[0025]

本発明の受信装置において、比較回路がゲイン切り替え検出回路を兼ねていて もよい。このように、受信装置に従来から存在する比較回路をゲイン切り替え検 出回路として兼用することにより、回路規模の小型化を達成することができる。

[0026]

本発明の受信装置において、カウンタ回路はカウント時間が可変であってもよい。この発明によれば、カウンタ回路のカウント時間の変更により、スライスレ

ベルを固定する時間を外部から操作することができるので、可変利得アンプのゲインが切り替わった時点からノイズが発生するまでのタイミングがばらつく場合であっても、そのばらつきに応じてスライスレベルを固定する時間を調整することが可能となる。しかも、そのような調整操作を、製品を製作した後に実施することができる。

[0027]

本発明の受信装置において、二値化回路が、前記復調器からの復調信号を復調信号固定回路を介して入力し、その入力復調信号の最大値及び最小値をそれぞれ検出する最大値検出回路及び最小値検出回路と、それら最大値と最小値とを加算する加算回路と、前記加算回路の出力を1/2にするアンプと、前記アンプの出力と前記復調器からの復調信号との大小を比較して二値化を行う比較回路によって構成されているとともに、前記復調信号固定回路が前記スライスレベル固定回路として機能するように構成してもよい。

[0028]

この発明によれば、二値化回路が最大値と最小値とを利用してスライスレベルを検出する構成の受信装置において、ノイズが発生する間、最大値検出回路及び最小値検出回路に入力される信号を固定することができ、ノイズによるBERの悪化の防止を実現することができる。

[0029]

本発明の受信装置において、二値化回路が、最大制限値よりも大きな信号が入力されたとき、または、最小制限値よりも小さな信号が入力されたときに、それぞれ制限値を超えた値の信号を出力するオフセットキャンセラ回路と、その出力を積分する積分回路と、前記オフセットキャンセラ回路と積分回路との間に設けられたオフセットキャンセラ出力固定回路と、前記積分回路出力を入力信号にフィードバックして加える加算回路と、前記加算回路の出力信号の正負により二値化を行う正負判定回路とによって構成されているとともに、前記オフセットキャンセラ出力固定回路が前記スライスレベル固定回路として機能するように構成してもよい。

[0030]

この発明は、図8に示す構成の二値化回路を備えた受信装置において、ノイズが発生する間、オフセットキャンセラの出力を固定することで、ノイズによるBERの悪化の防止を実現するものであり、この発明により、DCオフセットの急激な変化に対しても正確に二値化できる二値化回路を備えつつ、ゲインの切り替えによるノイズが原因となるBERの悪化を防ぐことが可能となる。

[0031]

【発明の実施の形態】

以下、本発明の実施形態を図面に基づいて説明する。

[0032]

<実施形態1>

図1は本発明の受信装置の構成を示すブロック図である。

[0033]

図1に示す受信装置は、図6に示した受信装置と同様に、アンテナ1、LNA 2、ミキサ3、VCO(電圧制御発振器)4、可変利得アンプ5、レベル検出回路6、比較回路7、リミッタアンプ8、移相回路9、復調用ミキサ10、LPF 11、並びに、スライスレベル検出回路13及び比較回路15を有する二値化回路12を備えており、これらの構成に加えて、カウンタ回路16及びスライスレベル固定回路14(二値化回路12に設置)を設けたところに特徴がある。スライスレベル固定回路14は、二値化回路12のスライスレベル検出回路13と比較回路15との間に設けられている。

[0034]

次に、この実施形態の動作を以下に説明する。

[0035]

まず、アンテナ1より入力された受信RF信号は、LNA2により増幅された後、ミキサ3において、VCO4より出力されるローカル信号とミキシングされてIF信号に変換される。この変換後のIF信号が、最大ゲインに設定されている可変利得アンプ5に入力される。

[0036]

可変利得アンプ5の出力は2分岐され、その一方の信号はレベル検出回路6に

入力される。レベル検出回路 6 は可変利得アンプ 5 の出力信号レベルに応じた D C 電圧を出力する。レベル検出回路 6 の出力信号は比較回路 7 に入力される。

[0037]

比較回路7は、レベル検出回路6の出力DC電圧とある基準DC電圧とを比較し、レベル検出回路6の出力DC電圧が基準電圧と比べて高いときは、その出力DC電圧が低いときの出力に対して反転した出力信号を出力し、可変利得アンプ5のゲインを低下させる。これと同時に、比較回路7の出力はカウンタ回路16にも入力される。

[0038]

カウンタ回路16は、通常、比較回路7の出力が反転した時点を基準に所定の時間だけ出力反転させる。この例では、カウンタ回路16が、通常は「Low」を出力し、比較回路7の出力が反転した時点から所定の時間だけ「High」を出力するものとする。カウンタ回路16の出力はスライスレベル固定回路14に入力される。なお、カウンタ回路16によるカウント時間(所定の時間)は、可変利得アンプ5から発生するノイズが二値化回路12に悪影響を与える時間に対応する時間とする。

[0039]

可変利得アンプ5のもう一方の出力信号は、リミッタアンプ8にて出力振幅が一定にされた状態で出力される。リミッタアンプ8の出力は2分岐され、その一方は復調用ミキサ10に入力される。リミッタアンプ8の出力の他方は移相回路9に入力されて90°移相がシフトされる。

[0040]

移相回路9の出力とリミッタアンプ8の出力とは復調用ミキサ10によって乗算され、これによりアナログ復調信号が出力される。アナログ復調信号には、乗算により発生する高周波信号やキャリア成分が含まれるが、これら高周波信号やキャリア成分はLPF11にて除去される。このLPF11のアナログ復調出力は二値化回路12に入力される。

[0041]

二値化回路12内のスライスレベル検出回路13は入力信号に応じて最適なス

ライスレベルを生成する。スライスレベル検出回路13の出力はスライスレベル 固定回路14に入力される。

[0042]

スライスレベル固定回路 14 は、カウンタ回路 16 の出力が「Low」のときは入力をそのまま出力し、「High」のときに出力を固定(スライスレベルの固定)する。比較回路 15 はスライスレベル固定回路 14 の出力(スライスレベル検出回路 13 の出力)とLPF11 の出力を比較し、二値化して出力する。

[0043]

以上のように、この実施形態によれば、比較回路7の出力が反転した時点つまり可変利得アンプ5のゲインが切り替わった時点で、カウンタ回路16の出力を所定の時間(可変利得アンプ5から発生するノイズが二値化回路12に悪影響を与える時間)だけ「High」の状態にして、スライスレベルを固定しているので、ゲインが切り替わる際のノイズによる影響を無効にすることができ、二値化回路12の異常動作を防止することができる。その結果として、BERの悪化を防ぐことができる。

[0044]

<実施形態2>

図2は、本発明の受信装置の他の実施形態の二値化回路の構成を示すブロック 図である。なお、この実施形態の受信装置において、二値化回路以外の構成は、 前記した<実施形態1>の各部の構成と同じであるので、その詳細な説明は省略 する。

[0045]

図2の二値化回路101は、図7に示した二値化回路と同様に、スライスレベル検出回路102と比較回路108とを備えている。スライスレベル検出回路102には、最大値検出回路104、最小値検出回路105、加算回路106及びアンプ107が設けられており、さらに、これらの構成に加えて、復調信号固定回路103が入力段に設けられている。

[0046]

次に、この実施形態の動作を説明する。

[0047]

まず、前記した<実施形態1>と同様の動作を経て復調信号が生成され、その復調信号がスライスレベル検出回路102の復調信号固定回路103に入力される。復調信号固定回路103は、前記した<実施形態1>のスライスレベル固定回路14と同様に、カウンタ回路16からの信号が「Low」のときは入力をそのまま出力し、「High」のときは出力を固定する。

[0048]

復調信号固定回路 103 の出力(復調信号)は、最大値検出回路 104 及び最小値検出回路 105 にそれぞれ入力され、その最大値検出回路 104 にて最大ピーク値が記憶され、最小値検出回路 105 にて最小ピーク値が記憶される。これら最大ピーク値と最小ピーク値とが加算回路 106 にて足し算され、その演算後の値がアンプ 107 にて 1/2 にされる。

[0049]

以上の動作により、スライスレベル検出回路102は [(復調信号固定回路103の出力の最大ピーク値+同回路出力の最小ピーク値)/2]を出力し、その出力信号が比較回路108に入力される。比較回路108はスライスレベル検出回路102の出力と復調信号の大小を比較することで二値化を行う。

[0050]

そして、この実施形態では、図3の出力波形図に示すように、比較回路7の出力が反転した時点つまり可変利得アンプ5のゲインが切り替わった時点で、カウンタ回路16の出力を所定の時間T(可変利得アンプ5から発生するノイズが二値化回路101に悪影響を与える時間)だけ「High」の状態にして、最大値検出回路104及び最小値検出回路105に入力される信号を固定することにより、二値化回路101の異常動作を防いで、BERの悪化を防止している。

[0051]

<実施形態3>

図4は、本発明の受信装置の別の実施形態の二値化回路の構成を示すブロック 図である。なお、この実施形態の受信装置において、二値化回路以外の構成は、 前記した<実施形態1>の各部の構成と同じであるので、その詳細な説明は省略 する。

[0052]

図2の二値化回路201は、図8に示した二値化回路と同様に、加算回路20 2、オフセットキャンセラ回路203、積分回路205及び正負判定回路206 を備えており、さらにこれらの構成に加えて、オフセットキャンセラ出力固定回路204を備えている。オフセットキャンセラ出力固定回路204は、オフセットキャンセラ回路203と積分回路205との間に設けられている。

[0053]

次に、この実施形態の動作を説明する。

[0054]

まず、前記した〈実施形態 1 >と同様の動作を経て復調信号が生成され、その復調信号が、二値化回路 2 0 1 の加算回路 2 0 2 に入力される。加算回路 2 0 2 の出力は 2 分岐され、その一方の信号はオフセットキャンセラ回路 2 0 3 に入力される。オフセットキャンセラ回路 2 0 3 は下記の入出力特性に従って信号を出力する。

[0055]

【数2】

$$output = \begin{cases} -input + A & (input > A) \\ 0 & (-A \le input \le A) \\ -input - A & (input < -A) \end{cases}$$
 (A:制限値(定数))

オフセットキャンセラ回路 2 0 3 の出力はオフセットキャンセラ出力固定回路 2 0 4 に入力される。オフセットキャンセラ出力固定回路 2 0 4 は、前記したく 実施形態 1 > のスライスレベル固定回路 1 4 と同様に、カウンタ回路 1 6 からの信号が「Low」のときは入力をそのまま出力し、「High」のときは出力を 固定する。オフセットキャンセラ出力固定回路 2 0 4 の出力(オフセットキャンセラ回路 2 0 3 の出力)は積分回路 2 0 5 に入力される。積分回路 2 0 5 の出力

は加算回路202に入力され、元の復調信号に加えられる。

[0056]

以上の動作により、加算回路 2 0 2 の出力は「0」を中心とした信号に変換される。加算回路 2 0 2 のもう一方の信号は正負判定回路 2 0 6 に入力され、入力信号の正負により二値化が行われる。

[0057]

そして、この実施形態では、図5の出力波形図に示すように、比較回路7の出力が反転した時点つまり可変利得アンプ5のゲインが切り替わった時点で、カウンタ回路16の出力を所定の時間T(可変利得アンプから発生するノイズが二値化回路201に悪影響を与える時間)だけ「High」の状態にして、オフセットキャンセラ回路203の出力(加算回路202の出力)を固定することにより、二値化回路201の異常動作を防いでBERの悪化を防止している。

[0058]

従って、この実施形態によれば、DCオフセットの急激な変化に対しても正確に二値化できる二値化回路を備えつつ、ゲインの切り替えによるノイズが原因となるBERの悪化防止を実現することができる。

[0059]

なお、以上の各実施形態において、可変利得アンプ5がBPFを兼ねていてもよい。また、カウンタ回路16はカウント時間が可変であり、そのカウント時間を外部操作で変更できるようにしておいてもよい。

[0060]

また、以上の各実施形態においては、比較回路 7 をゲイン切り替え検出回路として兼用しているが、比較回路とゲイン切り替え検出回路とはそれぞれ個別に設けておいてもよい。

[0061]

【発明の効果】

以上説明したように、本発明の受信装置によれば、可変利得アンプのゲインが変わったタイミングを検出した時点から所定の時間つまり可変利得アンプから発生するノイズが二値化回路に悪影響を与える時間だけ、二値化回路に用いるスラ

イスレベルを固定することで、二値化回路の異常動作を防止しているので、広範囲な入力ダイナミックレンジを実現しつつ、ゲインの切り替えの際に発生するノイズに起因するBERの悪化を防ぐことができる。

【図面の簡単な説明】

【図1】

本発明の受信装置の実施形態の構成を示すブロック図である。

【図2】

本発明の受信装置の他の実施形態に用いる二値化回路の構成を示すブロック図である。

【図3】

図2の二値化回路の各ブロックの出力波形を示す図である。

【図4】

本発明の受信装置の別の実施形態に用いる二値化回路の構成を示すブロック図である。

【図5】

図4の二値化回路の各ブロックの出力波形を示す図である。

【図6】

従来の受信装置の構成を示すブロック図である。

図7

従来の受信装置に用いる二値化回路の一例を示すブロック図である。

図8

従来の受信装置に用いる二値化回路の他の例を示すブロック図である。

【図9】

図7の二値化回路の各ブロックの出力波形を示す図である。

【図10】

図8の二値化回路の各ブロックの出力波形を示す図である。

【符号の説明】


- 1 アンテナ
- 2 LNA

- 3 ミキサ
- 4 VCO(電圧制御発振器)
- 5 可変利得アンプ
- 6 レベル検出回路
- 7 比較回路
- 8 リミッタアンプ
- 9 移相回路
- 10 復調用ミキサ
- 11 低域通過フィルタ (LPF)
- 12 二値化回路
- 13 スライスレベル検出回路
- 14 スライスレベル固定回路
- 15 比較回路
- 16 カウンタ回路
- 101 二値化回路
- 102 スライスレベル検出回路
- 103 復調信号固定回路
- 104 最大值検出回路
- 105 最小值検出回路
- 106 加算回路
- 107 アンプ
- 108 比較回路
- 201 二値化回路
- 202 加算回路
- 203 オフセットキャンセラ回路
- 204 オフセットキャンセラ出力固定回路
- 205 積分回路
- 206 正負判定回路


【書類名】

図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】



【図9】



【図10】



【書類名】 要約書

【要約】

【課題】可変利得アンプのゲインが切り替わった際に発生するノイズの影響を除去してBERの悪化を防ぐ。

【解決手段】受信信号を増幅する可変利得アンプ5、その出力レベルを検出するレベル検出回路6、レベル検出回路6の出力を基準レベルと比較する比較回路7及び二値化回路12などを備えた受信装置において、可変利得アンプ5のゲイン切り替えを検出する検出回路と、二値化回路12で用いるスライスレベルを固定するスライスレベル固定回路14と、カウンタ回路16とを設け、可変利得アンプ5のゲインの切り替えが検出されたときに、前記スライスレベルを所定時間だけ固定することで、可変利得アンプ5のゲインが切り替わる際のノイズによる影響を無効にする。

【選択図】図1

特願2003-082914

出願人履歴情報

識別番号

[000005049]

1. 変更年月日

1990年 8月29日

[変更理由]

新規登録

住 所

大阪府大阪市阿倍野区長池町22番22号

氏 名 シャープ株式会社